FPGAには、ALTERAのCYCLONE、設計言語に Verilog-HDLを採用しました。
1. 今まで DW版で 1.5MHZ暫定動作していた T80が やっと3.0MHzで動作しました。 ただ見た目であまり変わらないのが寂しい。
2. サウンドCPUのI8035を T48_IP（http://www.opencores.org/cvsweb.shtml/t48/）を使用することで FPGAに内蔵できました。
これで dkong_Full版も FPGA + ROM で動作するようになりました。
なんとか 動くようになったのですが 2種類の音がおかしいため これだけ WAVE_SOUNDに追加して補間しました。
今後の 進展を楽しみにしたいと思います。
1. XILINXのデバイスで やっとFull版が動作しました。
2. Spartan3とCyclone版のソースの共通化をした際、ROMの時分割アクセスのスピードが上がりました。
このため ROMの規格で アクセス時間が １００ｎSeｃ以下のものを使用しないと 誤動作します。
ROMの入手が困難の場合 V3.01を試して下さい。
V4.00の詳細は, XILINX SPARTAN-3 STARTER BOARD で DONKEY KONG を見てください。
下の写真が今回 FPGA-Donkeykong用に製作した2階建て基板(一部_3階)です. 右側が1階で左側が2階部分です。
FPGA ALTERA-CYCLONE（EP1C12Q240-C８）
Config-PROM（EPCS4SI8）
電源基板（５V、３．３V、１．５V）
２階部分の構成
Z80CPU （TMPZ84C00AP-6）
I8035CPU（TMP8035）
ROM 2個
VIDEO（VGA-CN） I/F
SOUND I/F
SW（Control） 基板
PLAY-STATION PAD I/F
その他のICソケットは、DMA（i８２５７、Z80_DMA）用やRAM用に用意したものです.
今回は､使用しませんが このDonkeyKongの最初動作させたころは、使用していました。
| 初めの一歩 |
この基板が動作し始めたときには､CPU（Z80）、DMA（uPD８２５７）、ROM、RAM（CPU用）とAUDIO用 のCPU（８０３５）で動作させていました. 最初は､まともに動いてなかったけど.... なぜFPGAがEP1C12なのか？ Donkykongには、 この他にVideo用にROMが９個、RAMが4個 使用 していました。 これらをFPGAのBLOCK-RAMに 入れるため最大限 大きいものを選びました. |
| DMAのFPGA内蔵化 |
基板が動き出すと DMAの仕事が見えてきました.。 CPU-RAM（アドレス 6900h-6A79h)のデータを OBJ-RAM（アドレス7000ｈ-7179h）に転送していました。 そこで CPU-RAM側をデュアルポートにして 定期的に OBJ-RAMに転送するロジックをくんだところ すんなり動作しました。 DW版では､CPU-RAMとOBJ-RAMを共用化しています。 これで８KbitのRAMの節約になります。 |
| ROMの時分割アクセス |
このテクニックは、FPGA-PACMAN（さとう氏）を参考にしています。 VIDEO用ROM-6個とSOUND-CPU 用-2個とアナログAUDIOデータを時分割でアクセスすることで FPGAのBLOCK-RAMの消費量をへらし 外部ROM 2個で 動作させています。 DW版では､サウンドを削除したので CPU-ROMとVIDEO用ROM-6個 を時分割でアクセスすることで 外部ROM １個で 動作させています。 |
| サウンド回路 |
DonkeyKongのサウンドは、I8035を使って圧縮された音声データを再生する Digtal Sound と 555等の タイマーで構成されたAnalog Soundで構成されています。 せっかく８０３５を外付けしてDigtal Sound を動かしても Analog Soundがないと 面白くないのです。 そこで Analog Soundをサンプルした Wavデータを 8bitのバイナリデータに変換して これを再生する ロジック を組み込んでいます。 このテクニックを使用すれば､ FPGA-SpaceInvader や FPGA‐Ｇａｌｘｉａｎから音が出るのでは？..。 |
| Playstationコントローラ |
5個の押しボタンスイッチでも遊べますが、Playstation コントローラを接続できます。 メモリの値を監視して マリオが死ぬと ブルブルします。 |
* 注意
ここでの情報 及びソースには、著作権があり、また工業所有権か確立されている場合があります。したがって
個人で利用される以外は,所有者の承諾が必要です。
また、回路、技術、ソースを利用して生じたいかなる障害、損害において作者は一切責任を負わないものとします。
各自の責任において使用してください。
| FPGA-Donkey Kong V1.00 | ||
| 回 路 図 | altera_fpga_dkong_sch.pdf | |
| ソ-スファイル | altera_fpga_dkong_v01.zip | |
改正履歴： altera_fpga_dkong_sch_v2.pdf CN5-7 - IC2-2間の配線欠落を修正
altera_fpga_dkong_v15.zip Quartus2_ｖ４．０SP1にてコンパイル時のBugを修正
| FPGA-Donkey Kong V1.50 | ||
| 回 路 図 | altera_fpga_dkong_sch_v2.pdf | |
| ソ-スファイル | altera_fpga_dkong_v15.zip | |
改正履歴： メインCPUのZ８０を T80_IPを使用して FPGAに内蔵。
サウンドCPUのI8035を T48_IP（beta3）を使用して FPGAに内蔵。
これにより 外付けは、ROMだけになりました。
| FPGA-Donkey Kong V3.00 | ||
| ソ-スファイル | altera_fpga_dkong_v3.zip | |
改正履歴： T48_IP（beta4）に変更。
| FPGA-Donkey Kong V3.01 | ||
| ソ-スファイル | altera_fpga_dkong_v301.zip | |